一个由高速缓冲存储器 Cache 与主存储器组成的二级存储系统。 已知主存容量为 1MB， 按字节编址， 缓存容量为 32KB， 采用组相联方式进行地址映射与变换， 主存与缓存的每一块为 648， 缓存共分 8 组。
写出主存与缓存的地址格式（标明各字段名称与位数）。
主存按字节编址， 块大小为 64B＝26 B， 故字块内地址 6 位； 缓冲共分 8（2 3 ） 组， 故组地址 3 位；Cache 地址格式如下表所示：
| 组地址（3位） | 字块内地址（6位） |
主存容量为 1MB， 故主存地址为 20 位， 主存地址格式中主存字块标记位数为（20－3－6＝） 11 位， 主存地址格式如下表所示：
| 主存字块标记（11位） | 组地址（3位） | 字块内地址（6位） |
假定 Cache 的存取周期为 20μs， 命中率为 0. 95， 希望采用 Cache 后的加速比大于 10。 那么主存储器的存取速度应大于多少（访存时 CPU 同时访问 Cache 和主存， 如 Cache 命中则中断主存访问） ？
设主存存取周期为 T， 则 Cache 一主存系统的平均存取时间 T 1 为： T1＝20μs×0. 95＋T×（1－0. 95）；根据题意， 希望 Cache 的加速比大于 10， 则应满足 T>10T1 ， 代入上式解得，T>380μs， 即要求主存储器的存取周期应大于 380μs。