问答题
用Verilog HDL设计一个十进制数判别器,要求当输入的8421BCD码表示的十进制数之值X≥5时,输出F=1,否则为0。
【正确答案】
根据题意用Vcrilog HDL设计一位十进制数判别器的源程序L9.v如下。
module L9(D,C,B,A,F);
input D,C,B,A;
output F;
reg F;
always
begin
if({D,C,B,A)<5|{D,C,B,A}>9)F=0;
else F=1;
end
endmodule
【答案解析】
提交答案
关闭