单选题 在Verilog HDL的缩减操作运算中，已知设A=8'b11010001，则“&A”运算的结果为(    )。
   A．0    B．1    C．x    D．z