问答题
某时序产生器的主要逻辑电路如图5．2(a)所示，φ为脉冲时钟源输出的方波脉冲(频率为10MHz)，C
1
～C
4
为D触发器，T
1
～T
4
为四个输出的节拍脉冲。
(1)试画出C
4
，C
1
，C
2
，C
3
各触发器Q端波形和T
1
～T
4
的波形(要求两个CPU周期，并说明脉冲宽度)。
(2)如果要产生T
1
～T
5
五个等间隔的节拍脉冲，问电路如何改进?
【正确答案】正确答案：(1)图5．2(a)中的主要电路是一个环形脉冲发生器，它采用循环移位寄存器形式。
当总清信号
使触发器C
4
置“1”时，门3打开，第一个正脉冲φ通过门3使触发器C
1
～C
3
清“0”。由于时钟源输出10MHz(脉冲宽度100ns)，故经过半个主脉冲周期(50ns)的延迟，触发器C
4
由“1”状态翻到“0”状态，再经半个主脉冲周期的延迟后，第二个正脉冲的上升沿作移位信号，使触发器C
4
～C
3
变为“100”状态。此后第二个
，第三个
连续通过门2形成移位信号，使C
1
～C
3
相继变为“110”、“111”状态，其过程如图5．2(b)所示。 当C
3
变为“1”状态时(对应第4个正脉冲)，其状态反映到C
4
的D端，因而在第4个正脉冲下沿又将C
4
置“1”，门3复又打开，第5个正脉冲通过门3又形成清“0”脉冲，将C
1
～C
3
清零。于是下一个循环再度开始。 T
1
～T
4
是四个输出节拍脉冲。根据已知条件，其译码逻辑表达式为 T
1
=C
1
．
T
2
=C
2
．
T
3
=C
3
T
4
=
当总清信号
使触发器C
4
置“1”时，门3打开，第一个正脉冲φ通过门3使触发器C
1
～C
3
清“0”。由于时钟源输出10MHz(脉冲宽度100ns)，故经过半个主脉冲周期(50ns)的延迟，触发器C
4
由“1”状态翻到“0”状态，再经半个主脉冲周期的延迟后，第二个正脉冲的上升沿作移位信号，使触发器C
4
～C
3
变为“100”状态。此后第二个
，第三个
连续通过门2形成移位信号，使C
1
～C
3
相继变为“110”、“111”状态，其过程如图5．2(b)所示。 当C
3
变为“1”状态时(对应第4个正脉冲)，其状态反映到C
4
的D端，因而在第4个正脉冲下沿又将C
4
置“1”，门3复又打开，第5个正脉冲通过门3又形成清“0”脉冲，将C
1
～C
3
清零。于是下一个循环再度开始。 T
1
～T
4
是四个输出节拍脉冲。根据已知条件，其译码逻辑表达式为 T
1
=C
1
．
T
2
=C
2
．
T
3
=C
3
T
4
=
【答案解析】