单选题 Verilog HDL的模块端口定义用来声明电路设计模块的(    )端口。
   A．输入    B．输出    C．双向    D．全部输入/输出