单选题 Verilog HDL程序的每个模块的内容都是嵌在(    )两语句之间。
   A．start和endmodule    B．module和end
   C．module和endmodule    D．start和endstart