单选题 在Verilog HDL中，连续赋值语句的“=”号两边的变量都应该是(    )型变量。
   A．wire    B．register
   C．wire或register    D．integer