问答题
CPU结构如图5．3所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
【正确答案】正确答案：(1)a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器AR，d为程序计数器PC。 (2)主存M→缓冲寄存器DR→指令寄存器IR→操作控制器。 (3)存储器读：AR先置数据地址，M→DR→ALU→AC 存储器写：AR先置数据地址，AG→DR→M
【答案解析】