单选题 假设某CPU的基本总线周期有4个状态，分别为T₁、T₂、T₃、T₄。系统规定，在 T₂开始时发读写命令，在T₄开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态T_w，则T_w应插在( )。