问答题 CPU的数据通路如图5．14所示。运算器中R ₀ ～R ₃ 为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D—cache为数据存储器，I—cache为指令存储器，AR为地址寄存器，PC为程序计数器(具有加1功能)，IR为指令寄存器。单线箭头信号均为微操作控制信号(电位或脉冲)，例如LR0表示读出R ₀ 寄存器，SR ₀ 表示写入R ₀ 寄存器。