单选题 用Verilog HDL设计一个序列长度为16的序列信号发生器时，需要设置一个(    )位的寄存器型变量。
   A．4    B．8    C．16    D．256