选择题 33. 由D触发器组成的电路如图所示，该电路的逻辑功能是______

A、同步二进制加法计数器
B、同步二进制减法计数器
C、异步二进制减法计数器
D、异步二进制加法计数器

【正确答案】 C

【答案解析】 CP没有接到所有触发器的时钟端，因此是异步时序电路，具有减法规律．