【正确答案】 D

【答案解析】[解析] 前两题均为组合逻辑电路的功能分析，本题不同的是，为时序逻辑电路，图中以D触发器为电路基本单元。
全加器：完成被加数、加数和来自低位的进位相加的电路称为全加器。一位全加器的图形符号和真值表见下图和下表，其中A _i 和B _i 分别为第i位的加数和被加数，C _i-1 为低位进位，S _i 为本位相加的和数，C _i 为向邻近高位的进位数。