问答题
设某CPU有A0～A15共16根地址线，DO～D7共8根数据线，并用MREO(低电平有效)作访存控制信号，WR作读(高电平有效)／写(低电平有效)内存控制线。请利用给出的RAM芯片，设计一个容量为32KB，地址从0000H～7FFFH，且采用低位交叉编址的多体并行存储器。要求：【哈尔滨工业大学2002年】
问答题
用138译码器及其他门电路(自选)，详细画出CPU与存储器的连接图(注明各芯片的名称及信号)。
【正确答案】正确答案：32KB四体结构的存储器可由4片8Kx8位存储芯片组成，由于采用低位交叉编址，因此需用末两位地址A1、A0控制片选信号，用13根地址线A14～A2与存储芯片的地址线相连。
【答案解析】
问答题
写出图3-2中每个存储芯片的地址空间分配(用十六进制)。
【正确答案】正确答案：满足地址范围为0000H~7FFFH的存储器与CPU的连接图如图3-4所示，图中每片存储芯片的地址范围为：第0片0，4，…，7FFCH；第1片1，5，…，7FFDH；第2片2，6，…，7FFEH：第3片3，7，…，7FFFH。
【答案解析】