单选题 在Verilog HDL的并接操作运算中，已知A=8'b11010001，B=8'b10100010，则{A[3:0]，B[5:2]}的结果是(  )。
   A．8'b11010001    B．8'b10100010
   C．8'b00011000    D．8'b11110000