问答题
CPU的数据通路如图10.16所示。运算器中R
0
~R
3
为通用寄存器,DR为数据缓冲寄存器,psw为状态字寄存器,D—cache为为数据存储器,I—cache为指令寄存器,IR为指令寄存器,AR为地址寄存器。单线箭头表示微操作控制信号(电位或脉冲)。如LR
0
表示读出R
0
寄存器,SR
0
表示写入R
0
寄存器。
机器指令“ADD R2,R0”实现的功能是:将R
2
和R
1
的数据进行相加,求和结果打入到寄存器R
0
中,请设计ADD指令的指令周期流程图,并在CPU周期外写出所需的微操作控制信号(标明时序T
i
)。
【正确答案】正确答案:“ADDR1,R0”指令周期流程图如图10.18所示,由3个CPU周期组成。

【答案解析】