=1)。在T
1
时间主方CPU送出
=0信号,表示总线上的地址及控制信号有效,在T
2
时间末尾,从方存储器读出指令并送到数据线D
0
~D
31
上,同时产生READY=0信号,通知CPU本次“读出”操作已完成。 机器周期2为读数据周期,除了D/
=1外,其余与机器周期1相同。 机器周期3为写数据周期。W/
=1,写入的数据由CPU输出到数据线D
0
~D
31
上。假如在一个机器周期内能完成写入操作,则在T
2
末尾由存储器产生
=0信号。假如RT
2
末尾尚未完成写入操作(图6.10中所示),则
=1,并将T
2
延长一个时钟周期。CPU在后一个T
2
末尾检测
=0,于是结束写入周期。T
2
可以多次延长,直到
