单选题 在Verilog HDL的设计模块中，最常用的寄存器型变量是(    )型变量。
   A．reg    B．nets    C．reg和nets    D．integer