单选题 一个能为Verilog HDL综合器接受，并能作为一个独立的设计单元的完整的Verilog HDL程序称为(  )。
   A．设计输入    B．设计输出    C．设计模块    D．设计结构