【正确答案】依题意得到电路的真值表如表所示，其中A为主评判员，B和C为副评判员，F是输出。根据真值表用Verilog HDL设计的判断电路源程序L13.v如下。

A B C	F
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	0 0 0 1 1 1 1 1

       module L13(A,B,C,F);
       input    A,B,C;
       output   F;
       reg      F;
   always
     begin
       case({A,B,C})
           'b000:F=0;
           'b001:F=0;
           'b010:F=0;
           'b011:F=1;
           'b100:F=1;
           'b101:F=1;
           'b110:F=1;
           'b111:F=1;
       endcase
     end
   endmodule