结构推理 如图所示电路，已知三极管VT的，,；OC门截止时输出高电平漏电流，输出低电平时的最大允许灌电流 ；门为TTL门电路，其，。问：在三极管的集电极输出满足和时，的取值范围有多大？