单选题
| 构成4M×8bit的存储器，若采用256K×8bit的芯片，需{{U}} (1)
{{/U}}片；若采用512K×1bit的芯片，需{{U}} (2)
{{/U}}片。 |
单选题
(1)
单选题
(2)
【正确答案】
D
【答案解析】
[解析] 构成4M×8bit的存储器，需要(4M×8bit)/(256K×8bit)=4M/256K=4×210K/256K
=16片256K×8bit的芯片。第1空的正确答案为选项B。
若采用512K×1bit的芯片，则需：
(4M×8bit)/(512K×1bit)=(4M×8bit)/(64K×8bit)=4×210K/64K=64片
第2空的正确答案为选项D。
单选题
(1)
单选题
(2)
【正确答案】
B
【答案解析】[解析] 当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在Cache中：若是，此字立即传送给CPU；否则由主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。Cache的命中率就是指，访问的字在Cache中占全部访问的比例。Cache的存取次数为3800次，由主存完成的存取次数为200次。所以，命中率就是：
3800/(3800+200)=0.95
所以，第1空的正确答案为选项B。
如果没有Cache缓存，CPU的平均访问时间就是主存的存取周期25ns，现在有了 Cache将主存中的内容提前缓存进来，CPU的平均访问时间就是：
Cache的命中率×Cache的存储周期+(1-Cache的命中率)×主存的存储周期=0.95×5+(1-0.95)×25=4.75+1.25=6(ns)
所以，第2空的正确答案为选项B。
单选题
(1)
单选题
(2)
【正确答案】
B
【答案解析】[解析] CPU从内存中读取指令的时候，也就是在存取周期里，CPU首先从程序计数器的内容送到地址总线上(所以，第1空和第2空的正确答案均为选项B)，同时送出内存的读控制信号，将所选中的内存单元的内容读入CPU，并将其存放在指令寄存器中。