问答题 假定长度为64个字的存储器, 每个字8位,编写Verilog代码,按逆序交换存储器的内容。即将第0个字与第63个字交换,第1个字与第62个字交换,依此类推。
【正确答案】reg         [7:0] mem [63:0];
   reg        [7:0] temp;
   temp     =  mem [0];
   mem [0]     =  mem [63];
   mem [63]    =  temp;
   ......
   (此例只是为了说明存储器的描述,实际使用时,赋值应当使用always或者initial语句,并结合具体的时序)
【答案解析】