【正确答案】`timescale    1ns/100ps
   reg    Clk;
   initial
   begin
    Clk = 0;
   end
   always
   begin
    #3 Clk = ～Clk;
    #10 Clk = ～Clk;
   End