单选题 Verilog HDL的设计模块可以被高层次的系统(    )，成为系统的一部分。
   A．输入    B．输出    C．仿真    D．调用