图7—66(a)所示电路中,复位信号、数据输入及时钟脉信号如图7-66(b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q分别等于( )。 附:触发器的逻辑状态表为
0 0
0 1
1 0
1 1
当复位后JK触发器的输出为0,由图可知,触发器为下降沿触发,第一个脉冲下降沿,A=1,触发器的输入J==1,K=1(悬空),根据JK触发器的逻辑状态表可知,JK触发器输出为1;当第二个脉冲下降沿时刻,A=0,触发器的输入J=