填空题 在Verilog HDL中，使用 1关键字声明事件是由输入信号的上升沿触发的；使用 2关键字声明事件是由输入信号的下降沿触发的。