CPU 的地址总线 16 根（A15 ～A0 ， A0 是低位）， 双向数据总线 16 根（D15 ～D0 ）。 控制总线中与主存有关的信号有 MREQ（允许访存． 低电平有效）。 R／ W（高电平读命令， 低电平写命令）。 主存地址空间分配如下：0～8191 为系统程序区， 由 EPROM 芯片组成， 从 8192 起一共 32K 地址空间为用户程序区， 最后（最大地址）4K 地址空间为系统程序工作区。 上述地址为十进制． 按字编址。 现有如下两种芯片。
EPROM： 8K×16 位（控制端仅有 CS）， 16K×8 位
SRAM： 16K×1 位， 2K×8 位， 4K×16 位， 8K×16 位
请从上述芯片中选择芯片设计该计算机的主存储器． 画出主存逻辑框图． 注意画选片逻辑（可选用门电路及译码器）。
（1） 根据给定条件． 选用以下芯片和器件：
①0～8191 为系统程序区， 应该由 EPROM 芯片组成， EPROM 有 8K×16 位和 16 位×8 位两种。 由于系统按字编址， 所以选择 1 片 8K×16 位 EPROM 芯片。
②从 8192 起一共 32K 地址空间为用户程序区， SRAM 有 16K×l 位， 2K×8 位， 4K×16 位和 8K×16 位四种。 由于系统按字编址， 地址空间为 32K， 所以选用 4 片 8K× 16 位 SRAM 芯片。
③最大地址 4K 地址空间为系统程序工作区． 选用 1 片 4K× 16 位 SRAM 芯片即可。
④译码器选用 3： 8 译码器 1 片， 门电路选用与非门和反向器。
（2） 设计主存逻辑框图：
0～8191 为系统程序区， 从 8192 起共 32K 地址空间为用户程序区， 最后最大地址 4K 地址空间为系统程序工作区。 所以主存逻辑框图见图 3-9：
图 3-9 主存逻辑框图
（3） 设计片选逻辑
采用了 1 片 8K×16 位 EPROM, 4 片 8K×16 位 SRAM 和 1 片 4K× 16 位 SRAM。 A12 ～A0 进行片内译码。 共有 6 个芯片， 需要 6 个片选信号。 A15 ～A13 进行片外译码， 形成 6 个片选信号。
片选逻辑（见图 3-10）：