填空题 基于Verilog HDL的基本RS触发器的设计可以采用 1和 2实现。