填空题 用Verilog HDL设计门电路时，可以采用 1建模和 2建模的方法来描述。