结构推理
用PAL16R4设计一个4位二进制可控计数器。要求在控制信号M1M0=11时作加法计数；在M1M0=10时为预置数状态（时钟信号到达时将输入数据D3D2D1D0并行置入4个触发器中）；M1M0=01时为保持状态（时钟信号到达时所有的触发器保持状态不变）；M1M0=00时为复位状态（时钟信号到达时所有的触发器同时被置1）。此外，还应给出进位输出信号。PAL16R4的电路图见图。
【正确答案】因PAL16R4输出端是反相缓冲器，由题意可得，PAL器件中触发器的状态转换顺序如表所示。根据表画出4个触发器次态的卡诺图，如图（a）所示。
表 PAL器件中触发器的状态转换表
Q3Q2Q1Q0(进位)Q3Q2Q1Q0(进位)
1111
1110
1101
1100
1011
1010
1001
10001
1
1
1
1
1
1
10111
0110
0101
0100
0011
0010
0001
00001
1
1
1
1
1
1
0
（a） 输出状态的卡诺图
考虑到计数、预置数、保持、复位的四种工作状态，应将状态方程补充为：
D触发器的特性方程为，故可得驱动方程
输出方程为：
设计的电路图如图（b）所示：
（b）
【答案解析】