单选题 在Verilog HDL中，语句“always@(negedge clk)”表示模块的事件是由clk的(    )触发的。
   A．下降沿    B．上升沿    C．高电平    D．低电平