填空题 Verilog HDL的信号类型声明用来声明设计电路的功能描述中所用的信号的 1和 2。