单选题 设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。
表2.11 处理机的存取周期

	TIC/nx	TIM/ms
X	40	1
Y	100	0.9
Z	120	0.8

若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为 (50) ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。
若P=0.65，则顺序为 (52) 。
若P=0.8，则顺序为 (53) 。
若P=0.85，则顺序为 (54) 。