单选题 VerilogHDL的行注释用符号（ ）开始，注释到本行结束。 A、/* B、// C、— D、*/