单选题 用verilog HDL设计一个同步17进制计数器时，需要设置一个(    )位的寄存器型变量。
   A．2    B．3    C．4    D．5