问答题 CPU的数据通路如图10．16所示。运算器中R ₀ ～R ₃ 为通用寄存器，DR为数据缓冲寄存器，psw为状态字寄存器，D—cache为为数据存储器，I—cache为指令寄存器，IR为指令寄存器，AR为地址寄存器。单线箭头表示微操作控制信号(电位或脉冲)。如LR ₀ 表示读出R ₀ 寄存器，SR ₀ 表示写入R ₀ 寄存器。 机器指令“LDA(R3)，R0”实现的功能是以(R ₃ )的内容为D—cache单元地址，读出数存中该单元中数据到通用寄存器R ₀ 中。请画出LDA取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。假设一个CPU周期有T ₁ ～T ₄ 四个时钟信号，寄存器打入信号注意时钟信号。