单选题 Verilog HDL的功能描述是用来描述设计模块的内部结构和模块端口间的逻辑关系，通常把确定这些设计模块描述的方法称为(    )。
   A．综合    B．仿真    C．建模    D．设计