问答题
试设计一个信号发生器,可以产生幅度为2V,周期为2ms的周期性锯齿波。给定数模转换器(DAC)为8位,转换时间为10μs,参考电压为2.55V,系统时钟SCLK为1MHz。
问答题
设计虚线框内时序电路。
【正确答案】2
8=10241K,SCLK=1MHz,所以为10分频。[*],即200进制。
十进制转换为二进制,(199)
D=(111000111)
B。
①10分频:先做5分频,如图1所示。
[*]
列出其真值表如表所示。
| 态序 |
CP |
Q3 |
Q2 |
Q1 |
Q0 |
F |
| 0 |
1 |
|
0 |
0 |
0 |
1 |
| 0 |
|
0 |
0 |
0 |
1 |
| 1 |
1 |
|
0 |
0 |
1 |
1 |
| 0 |
|
0 |
0 |
1 |
1 |
| 2 |
1 |
|
0 |
1 |
0 |
1 |
| 0 |
|
0 |
1 |
0 |
0 |
| 3 |
1 |
|
0 |
1 |
1 |
0 |
| 0 |
|
0 |
1 |
1 |
0 |
| 4 |
1 |
|
1 |
0 |
0 |
0 |
| 0 |
|
1 |
0 |
0 |
0 |
Q
3全程不使用,故不考虑。
画出卡诺图如图2所示。
[*]
化简可得[*],F的波形即为对SCLK的5分频。
Y为对F的2分频,即Y对SCLK的10分频。
②200进制。199→11000111,故需2片74161。设计电路如图3所示。
[*]
【答案解析】
问答题
若将输出改成周期性三角波,电路应如何设计?
【正确答案】将0~199.199~0,将此顺序400个数输入2片RAM 256×8中,然后和SCLK 10分频后的CP作为周期信号,输出即为三角波。
附图:常用集成电路逻辑图(略)。
【答案解析】