【正确答案】由图L5-10(a)可见，3个触发器均为下降沿触发的JK触发器。由于这3个触发器的J、K端均悬空，因都是TTL触发器，故它们J、K端均视为J=K=1。根据JK触发器的特性表可知，当J=K=1时，触发器的C1端每出现一个下降沿触发器的状态就翻转一次，故FF₁的Q₁端波形是在CLK每来一个下降沿，其电平就发生一次改变而构成，如图L5-10中的Q₁波形所示。由Q₁波形可见，Q₁波形的周期是CLK波形周期的二倍，或者说Q端输出波形的频率为CLK波形频率的1/2，称此为“二分频”，是Q₁对CLK的信号频率的二分频。
   再注意FF₂、FF₃的C1端，FF₂的C1端与FF₁的Q₁端相连，FF₃的C1端与FF₂的Q₂端相连，这就是说FF₂的CLK是由Q₁出现的下降沿来提供。同样，FF₃的CLK是由Q₂出现的下降沿来提供，故FF₂的状态翻转与Q₁的下降沿对应，FF₃的状态翻转与Q₂的下降沿对应。如图(b)中箭头所标示，Q₂、Q₃的波形如图(b)中所画。由图(b)可见，Q₂波形的频率是对Q₁波形频率的二分频，而Q₃波形的频率是对Q₂波形频率的二分频，因此Q₃波形对CLK的波形频率的八分频，即Q₃的频率为CLK频率的1/8，故该电路可称为八分频电路。
   将CLK每个下降沿到达后Q₃、Q₂、Q₁的逻辑电平状态记录下来便可列成如表L5-10所示的真值表。由表可见，Q₃Q₂Q₁由初态000，在经历了8个CLK下降沿的作用后又回到000，且在过程中Q₃Q₂Q₁的状态变化是按二进制递增。在电路输入了8个CLK下降沿后Q₃只输出1个下降沿，从这八入一出的关系可以看出该电路为八进制的计数电路，实现逢八进一的功能，故该电路又可称为八进制计数器。
   

表L5-10
CLK	Q3	Q2	Q1
0	0	0	0
1↓	0	0	1
2↓	0	1	0
3↓	0	1	1
4↓	1	0	0
5↓	1	0	1
6↓	1	1	0
7↓	1	1	1
8↓	0	0	0