填空题 在7位序列信号检测器的Verilog HDL设计文件中，需要一个 1变量来寄存输入的串行序列信号，便于信号的检测。