结构推理
设计三变量排队电路的示意图如下图所示，电路每次只能选取三变量A，B，C中的一个输出。A，B，C的选取排队次序是：A最优先，B次之，C更次之，即当A，B，C同时为1时，电路选取A；若A=0，B=1，C=1，则选择B，其余类推。用Verilog HDL完成电路设计。
【正确答案】根据题意画出三变量排队电路的真值表如下：
ABC
000000
001001
010010
011010
100100
101100
110100
111100
根据表达式用Verilog HDL完成电路设计的源程序L.v如下：
Module L（A，B，C，FA，FB，FC)；
input A，B，C；
output FA，FB，FC；
assign FA＝A；
assign FB＝～AB；
assign FC＝～A～BC；
endmodule
根据三变量排队电路的功能，直接用Verilog HDL的行为描述方式设计的三变量排队
电路的源程序L_1. v如下。
module L_1（A，B，C，FA，FB，FC）；
input A，B，C；
output FA，FB，FC；
reg FA，FB，FC；
always @（A or B or C）
begin
if（A） begin FA＝1；FB＝0；FC＝0；end
else if（B） begin FA＝0；FB＝1；FC＝0；end
else if（C） begin FA＝0；FB＝0；FC＝1；end
else begin FA＝0；FB＝0；FC＝0；end
end
endmodule
【答案解析】