填空题 Verilog HDL的功能描述是用来描述设计模块的 1和模块端口间的 2。
  • 1、
  • 2、
【正确答案】 1、内部结构,    2、逻辑关系    
【答案解析】