填空题 在Verilog HDL设计文件中，用 1来表示高阻输出状态。