单选题 用Verilog HDL设计门电路时，可以采用(    )方法来描述。
   A．if语句    B．assign语句    C．case语句    D．loop语句