单选题 在Verilog HDL的设计模块中，一般用(    )型变量来定义硬件电路中的各种物理连线。
   A．register    B．nets
   C．register或nets    D．integer