结构推理 下图所示状态图表示一个同步时一序逻辑电路处于其中的某个未知状态。为了确定这个初始状态，可加人一个输入序列，并观察其输出序列。如果输入序列和相应的序列为00/0,01/1,00/0,10/0,11/1，试确定该同步时序电路的初始状态。