填空题
用Verilog HDL的门级元件例化建模方式设计门电路时，端口列表应按照
1
、
2
、
3
端口的顺序排列。
1、
2、
3、
【正确答案】
1、输出, 2、输入, 3、使能
【答案解析】
提交答案
关闭