已选分类
工学
问答题某16位微型机主存地址码为24位，使用1M×1位的DRAM芯片组成，存储周期为0.1μs，请问该机所允许的最大主存空间是多少?需用多少片DRAM芯片?若采用异步刷新方式，设存储元刷新最大间隔时间不超过8ms，则刷新定时信号的间隔时间是多少?
问答题在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：
1 typedef int array a[2][2]; 2
3 void transposel(array dst, array src)
4 { 5 int i, j;
6 for(i=0; i＜2; i++){ 7
for(j=0; j＜2j;j++){ 8
dst[j][i]=src[i][j]; 9
} 10 } 11 }
假设在一台具有如下属性的机器上运行这段代码： ·sizeof(int)==4。
·src数组从地址0开始，dst数组从地址16开始(十进制)。
·只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。
·这个高速缓存总的大小为16个数据字节，一始是空的。
·对src和dst数组的访问分别是读和写不命中的唯一来源。 问题如下：
问答题在CPU与外设之间的数据接口上一般加有三态缓冲器，其作用是什么?
问答题设某计算机采用三地址格式访存指令，且地址码字段均为主存储器地址。试问完成一条加法指令需要访问主存储器多少次?若该计算机共能完成60种操作，操作数可在2K范围内寻址，试画出该计算机的指令格式?
问答题字长为16位的某计算机，其主存容量为64KB，采用单字长单地址指令，共有64条指令。请解决以下问题：
(1)系统采用立即寻址，请给出指令的设计格式。
(2)系统采用直接寻址，请给出指令的设计格式。
(3)系统采用基址寻址，请给出指令的设计格式。
(4)系统采用相对寻址，请给出指令的设计格式。
问答题DMA控制器(接口)主要由哪些部件组成?在数据交换过程中完成哪些操作?
问答题用串操作指令设计实现如下功能的程序段：先将100个数从6180H处搬移到2000H处；再从中检索出等于AL中字符的单元，并将此单元值换成空格符。
问答题向量中断与中断向量在概念上有何区别?中断向量和中断入口地址又有何区别?
问答题给下面的程序段加注释，82H为8259A的奇地址，20H、22H、24H和26H分别为8254的端口地址。 DAI：CLI MOV AL，0FFH OUT 82H，AL MOV AL，30H OUT 26H，AL MOV AL，60H OUT 20H，AL MOV AL，50H OUT 20H，AL MOV AL，78H OUT 26H，AL MOV AL，50H OUT 24H，AL MOV AL，10H OUT 24H，AL MOV AL，96H OUT 26H，AL MOV AL，70H OUT 22H，AL
问答题在链式查询、计数器定时查询、独立请求三种常见的集中式总线仲裁方式中，_____方式响应速度最快，_____方式对电路故障最敏感。
问答题设某光栅扫描显示器的分辨为为1024×768像素，逐行扫描帧频为50Hz，凹扫和水平回扫时间忽略不计，则此显示器的行帧是多少?每一像素允许时间足多少?【沈阳航空工业学院2005年】
问答题总线的集中控制方式有哪三种?各需要增加几根用于总线控制的控制线?总线控制优先的灵活性如何?
问答题某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64Byte。每块设置了1位有效位“脏(Dirty)”位。要求：
(1)分别指出主存地址中标记(Tag)、组号(Index)和块内地址(Offset)三部分的位置和位数。
问答题把二进制数(101100011.011100101)2转换为八进制数。
问答题假定X=0.0110011×211，Y=0.1101101×2-10(此处的数均为二进制)。
(1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位)，写出该浮点数能表示的绝对值最大、最小的(正数和负数)数值；
(2)写出X、Y正确的浮点数表示(注意，此处预设了个小陷阱)； (3)计算X+Y。
问答题嵌入式系统有什么特点?
问答题微处理器、微型计算机和微型计算机系统之间有何联系与区别?
问答题中断处理程序和一般子程序有什么不同之处?
问答题无条件转移指令的执行为什么要提前到流水线开始的指令分析阶段?为什么要对条件转移指令的转移方向进行预测?有哪些转移预测的方法?
问答题某总线支持2级Cache块传输方式，若每块6个字，每个字长为4个字节，时钟频率为100MHz。