已选分类
工学
问答题给出表4-1寻址方式中有效地址E的算法。【北京邮电大学2004年】
问答题设x=-15，y=-13，数据用补码输入，用带求补器的原码阵列乘法器求乘积x·y，并用十进制数乘法进行验证。
问答题一个基本的总线周期是如何组成的?在什么情况下需要插入等待状态TW?它是如何操作的?
问答题设CPU有16根地址线，8条数据线，并用/MREQ做访问存储器的控制信号，使用R/W做读写命令信号。要求存储系统最低8KB的地址是系统程序区ROM，与其相邻的高8KB的地址是系统程序工作区RAM，最高区域24KB的地址是用户程序区RAM。已知ROM和RAM存储芯片都为8K×8位，要求：
(1)写出每片存储芯片的地址范围(用十六进制表示)；
(2)自选或设计译码电路，画出CPU、译码器和存储芯片的逻辑连接图。
问答题试用74181和74182器件设计以下两种方案的32位ALU(只需画出进位之间的联系)，并比较两种方案的速度及集成电路片数。【西安交通大学2001年】
问答题80386是如何对指令流实现并行操作的?
问答题
问答题当486在16位空间工作时，对应着哪种工作方式和运行模式?当486在32位空间工作时，对应着哪种工作方式和运行模式?486复位后将进入什么工作方式?
问答题已知下列是486在16位空间中使用的指令，请指出其中存储器操作数的逻辑地址(段地址：有效地址)。
问答题某高级语言源程序中的一个while语句为“while(save[i]==k)i+=1;”，若对其编译时，编译器将i和k分别分配在寄存器$s3和$s5中，数组save的基址存放在$s6中，则生成的MIPS汇编代码段如下：
1 loop: sll $t1, $s3, 2
#R[$t1]←R[$s3]＜＜2, 即R[$t1]=i×4 2
add $t1, $t1, $s6 #R[$t1]←R[$t1]+R[$s6], 即R[$t1]=Address of
save[i] 3 1w $t0,
0($t1) #R[$t0]←M[R[$t1]+0], 即R[$t0]=save[i]
4 bne $t0, $s5, exit #R[$t0]≠R[$s5] then
goto exit 5 addi $s3, $s3,
1 #R[$s3]←R[$s3]+1, 即i=i+1 6
j loop #goto loop
7 exit: 该五段流水线数据通路中各主要功能单元的操作时间见下表。
各主要功能单元的操作时间
{{B}}各主要功能单元的操作时间{{/B}}
存储器
ALU或加法器
寄存器堆读口或写口
200ps
150ps
50ps 请回答下列问题：
问答题什么是USB总线?USB总线有什么特点?USB的数据传输方式有哪些?
问答题某8位计算机主存容量32K字节，组相联Cache容量2K字节，每组4Blocks，每Block 64个字节。假设Cache开始是空的，CPU从主存存储单元0开始顺序读取2176个字节数据(即按地址0、1、2的顺序一直读取到地址单元2175)，然后再重复这样的读数过程7遍(共8遍)，Cache速度是主存速度的10倍，采用LRu替换算法，假定块替换的时间忽略不计，计算采用Cache后的加速比。
问答题下面函数可以用来判断从主程序传递来的参数是否大于0。
问答题某计算机有如图5-3所示的功能部件，其中M为主存，MBR为主存数据寄存器，MA为主存地址寄存器，IR为指令寄存器，PC为程序计数器(具有自动加1功能)，R0～R3为通用寄存器，C、D为暂存寄存器，ALU为算术逻辑单元，移位寄存器可左移、右移、直通传送。【西安电子科技大学2005年】
问答题设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、1个奇校验位、1个结束位，试计算其波特率和比特率。
※提示：波特率为每秒传送的所有二进制位，比特率则为每秒传送的所有二进制数据位。
问答题设存储器容量为128Mw，字长为64位，模块数m=8，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期T=50ns。问顺序存储器和交叉存储器的带宽各是多少?【北京邮电大学2005年】
问答题简述操作系统的主要作用。
问答题80386的分段单元有什么作用?每个任务可以拥有多少段和多大的虚拟存储空间?为什么?
问答题CPU执行一段程序时，Cache完成存取的次数为8000次，主存完成存取的次数为300次。已知Cache存取周期为40ns，主存存取周期为160ns。求：
问答题何谓主板?现代流行主板上有哪些主要部件?当主机加电时主板如何工作?